元器件內芯片的堆疊大部分是采用金線鍵合的方式（Wire Bonding），堆疊層數可以從2～8層）。 STMICRO聲稱，誨今厚度到40μm的芯片可以從2個堆疊到8個（SRAM，Hash和DRAM），40μm的芯片堆疊8個總 厚度為1.6 mm，堆疊兩個厚度為0.8 mm。如圖1所示。

圖1 元器件內芯片的堆疊

　　堆疊元器件（Amkor PoP）典型結構如圖2所示：
　　·底部PSvfBGA（Package Stackable very thin fine pitch BGA）；
　　·頂部Stacked CSP（FBGA， Fine pitch BGA）。

圖2 堆疊元器件實行結構圖

　　1. 底部 PSvfBGA（Package stackab丨e very thin fine pitch BGA）結構（如圖3所示）
　　·外形尺寸：10～15 mm；
　　·中間焊盤間距：0.65 mm，底部焊球間距：0.5 mm（0.4mm）；
　　·基板：FR－5；
　　·焊球材料：63Sn37Pb/Pb－free。

圖3 底部PSvfBGA結構

　　2．頂部scsP結構（如圖4和圖5所示）
　　·外形尺寸：4～21 mm；
　　·底部球間距：0.4～0.8 mm；
　　·基板： Polyimide；
　　·焊球材料：63 Sn37Pb／Pb－free；
　　·球徑：0.25～0.46 mm。

圖4 頂部scsP結構圖（1）

圖5 頂部SCSP結構圖（2）

　　3．底部元件和頂部元件組裝后的空間關系（如圖6所示）
　　PoP裝配的重點是需要控制元器件之間的空間關系。如果它們之間沒有適當的間隙，那么就會有應力的存在，而這對于可靠性和裝配良率來講是致命的影響。PoP組裝后的空間關系如圖6所示。概括起來，其空間關系 有以下幾點需要我們關注：
　　·底部器件的模塑高度（0.27～0.35 mm）；
　　·頂部器件回流前焊球的高度與間距e1；
　　·回流前，頂部器件底面和底部元件頂面的間隙fl；
　　·頂部器件回流后焊球的高度與間距e2；
　　·回流后，頂部器件底面和底部元件頂面的間隙f2。

圖6 PoP組裝后空間關系

　　而影響其空間關系的因素除了基板和元器件設計方面，還有基板制造工藝、元件封裝工藝以及SMT裝配工藝，以下是都需要加以關注的方面：
　　·焊盤的設計；
　　·阻焊膜窗口尺寸及位置公差；
　　·焊球尺寸公差；
　　·焊球高度差異；
　　·蘸取的助焊劑或錫膏的量：
　　·貼裝的精度：
　　·回流環境和溫度；
　　·元器件和基板的翹曲變形：
　　·底部器件模塑厚度。